С 17 пo 21 фeврaля в Сaн-Фрaнцискo прoxoдит eжeгoднaя кoнфeрeнция International Solid State Circuits Conference (ISSCC 2019). Мeрoприятиe этo интeрeснoe и наш брат пoпытaeмся рaсскaзaть o сaмыx знaчимыx сoбытияx кoнфeрeнции. Нaчнём ты да я с совместного доклада компаний Toshiba Memory и Western Digital. Сии производственные партнёры сообщили подробности о подготовленной к массовому производству 96-слойной 1,33-Тбит памяти 3D NAND QLC (писание четырёх бит в ячейку), а в свой черед о разработке 128-слойной памяти 3D NAND TLC (фанера трёх бит в ячейку).
Рекордсменом соответственно плотности стала реминисценция с записью четырёх двоичный знак в ячейку. Плотность журнал 96-слойного чипа 3D NAND QLC ёмкостью 1,33 Тбит составила 8,5 Гбит/мм2. Сие без малого в один с половиной раза больше (коли точно ― на 40 %), нежели в случае 512-Гбит 3D NAND TLC. Зона чипа 3D NAND QLC равно 158,4 мм2. Да рекорд в плотности ― сие ещё не конец. В схемотехнику памяти были внесены изменения, которые позволили усилить потребление. В частности, была реализована компонент питания со смещением, фигли снизило порог рабочего напряжения и дало достижимость уменьшить напряжение питания. В свою очередь разработчики сократили хронос программирования ячеек памяти сверху 18 %, ась? ускорило работу со страницами и крошечку снизило латентность рядом работе с памятью.
Не тот доклад Toshiba Memory и Western Digital раскрыл детали о 128-слойной 3D NAND TLC. Чай, это первое публичное замечание о продвижении в разработке 128-слойной 3D NAND TLC. Цистерна 128-слойного чипа равна 512 Гбит, будто при площади кристалла 66 мм2 соответствует плотности дневной журнал 7,8 Гбит/мм2. Конгломерат ячеек на кристалле 128-слойной памяти разбит возьми четыре части (плана). Такая координация обеспечит серьёзный приращение в скорости записи. Пример, двухплановая организация обеспечивает бойкость записи на уровне 66 Мбайт/с, а четырёхплановая ― 132 Мбайт/с.
Источник: